ترانزیستورهای اثر میدانی تونلی (TFET) و بهینه سازی مشخصات آن برای کاربردهای توان پایین در افزاره های نانو – برق

مشخصات فایل

مقطع:کارشناسی ارشد
رشته تحصیلی:مهندسی برق
نوع ارائه:پایان نامه
تعداد صفحات:140
قالب بندی:word قابل ویرایش

نحوه خرید

ترانزیستورهای اثر میدانی تونلی (TFET) و بهینه سازی مشخصات آن برای کاربردهای توان پایین در افزاره های نانو – برق

شما میتوانید تنها با یک کلید به راحتی فایل مورد نظر را دریافت کنید. 🙂

برای دسترسی به این فایل ابتدا باید اشتراک خریداری کنید. برای خرید اشتراک بر روی لینک زیر کلیک کنید.

ارتقاء عضویت

چکیده

فهرست مطالب
چکیده……………………………………………………………………۱

مقدمه…………………………………۲

فصل اول : کلیات
۱-۱) پیوند p-n تحت شرایط بایاس معکوس ……………………………………….. ۴
۱-۱-۱- سوراخ شدن……………………………………………………………………….۴
۱-۱-۲- یونیزه شدن برخوردی یا شکست بهمنی……………………………..۵
۱-۱-۳- تونل زنی نوار به نوار یا تونل زنی زینری…………………………. ۵
۱-۲- افزاره TFET ……………………………ا………………………………………. ۷
فصل دوم : اصول فیزیکی حاکم بر افزاره TFET
۲-۱) افزاره TFET…………………..ا……………………………..۱۰
۲-۱-۱- سازوکار جریان در حالت خاموش………………………………………….. ۱۱
۲-۱-۲- سازوکار جریان در حالت روشن…………………………………………….۱۲
۲- ۲)نشت درین القا شده از گیت (GIDL)…………..ا……………………۱۵
۲-۲-۱- ساز و کار GIDLدر ساختارهای MOSFET توده ای…………………………………………………۱۵
۲-۲-۲- ساز و کار GIDL درساختارهای MOSFET سیلکان بر روی عایق……………………………۱۷
۲-۳) بررسی اثرات دما بر عملکرد افزاره TFET……………ا…………………………۱۹
۲-۴) بررسی عملکرد زیر آستانه …………………………………………………………………۲۰
۲-۴-۱- شیب زیر آستانه در افزاره MOSFET……………..ا…………………………..۲۱
۲-۴-۲- شیب زیر آستانه در افزاره TFET…………………ا………………………..۲۵
۲-۵) کاربرد TFET در مدارات مجتمع………………………………………………..۲۸
۲-۵-۱- نمادهای مداری TFET…………………………ا………………………..۳۰
۲-۵-۲- معکوس کننده TFET………………………ا……………………..۳۲
۲-۵-۳- سلول های حافظه با استفاده از TFET………ا……………………۳۴
۲-۵-۴- حذف اثر بدنه شناور……………………………………………۳۴
۲-۵-۵- TFET در مدارات مجتمع آنالوگ………………………………..۳۵
۲-۶) خلاصه……………………………………………۳۶
فصل سوم : مشخصات الکتریکی TFET
۳-۱) شبیه سازی و مدل های به کار رفته…………………………………..۳۸
۳-۲) مشخصه ورودی افرازه…………………………….۳۹
۳- ۳)مشخصه خروجی افرازه…………………………………۴۰
۳-۴) بررسی آثار کانال کوتاه……………………………………..۴۲
۳-۴-۱- جریان حالت روشن در TFET و ارتباط آن با طول گیت……………………..۴۴
۳-۴-۲- بررسی پدیده DIBL…………………………..ا………………۴۶
۳-۴-۳- اهمیت مقیاس بندی روی هدایت انتقالی……………………….۴۶
۳-۵) بررسی قابلیت حرکت حامل ها در افرازه TFET………….ا……………………….۴۸
۳-۶) کارایی افرازه TFET………………..ا……………………….۴۹
۳-۷) خلاصه………………………………………………….۴۹

فصل چهارم : بهینه سازی نسبت Ion/Ioff
۴-۱) ساختار TFET عمودی……………………………………..۵۲
۴-۱-۱- بررسی مسائل مقیاس بندی TFET با ساختار عمودی…………………………..۵۸
۴-۲) استفاده از اکسید با گذردهی بالا در ساختار TFET……………..ا……………۶۳
۴-۲-۱- بررسی مسائل مقیاس بندی در ساختار TFET با اکسید high-k……..ا……………..۶۶
۴-۳) تنظیم نقاب در ساختار TFET…………………ا…………………………..۷۰
۴-۴) خلاصه…………………………………………………..۷۲

فصل پنجم : ساختارهای بدیع برای افزایش نسبت Ion/Ioff
۵-۱) ترانزیستوراثرمیدان تونلی تک گیتی باساختار اکسید گیت نامتقارن………………………………..۷۵
۵-۱-۱- ساختارافزاره……………………………………………………۷۶
۵-۱-۲- تحلیل ساختار با اکسید گیت متقارن……………………………۷۷
۵-۱-۳- تحلیل ساختاربا اکسید گیت نامتقارن……………………………۷۵
۵-۱-۴- مهندسی تابع کار………………………………………..۸۴
۵-۱-۵- بررسی مسأله مقیاس بندی…………………………………….۸۵
۵-۲) ترانزیستور اثرمیدان تونلی دوگیتی باساختار اکسید گیت نامتقارن……………………۸۷
۵-۲-۱- ساختار افزاره……………………………………………..۸۸
۵-۲-۲- تحلیل ساختار با اکسید گیت نامتقارن……………………………………۸۸
۵-۲-۳- مهندسی تابع کار…………………………………….۹۰
۵-۳) ترانزیستور اثرمیدان تونلی تک گیتی بااستفاده ازاکسید Low-k ……….ا…………..۹۰
۵-۳-۱- ساختار و پارامترهای شبیه سازی…………………………….۹۱
۵-۳-۲- تحلیل ساختار بااکسید high-k….ا…………………………………۹۱
۵-۳-۳- تحلیل ساختار بااکسید high-k و Low-k….ا………………….۹۲
۵-۳-۴- به کارگیری مهندسی تابع کاردرGate1………………..ا………………………………۹۷
۵-۳-۵- بررسی تأثیر طول ۱L و ۲L……………………ا………………………….۹۹
۵-۴) ترانزیستور اثرمیدان تونلی دوگیتی با استفاده ازاکسید Low-k…………..ا……………….۱۰۰
۵-۴-۱- ساختارافزاره……………………………………………………..۱۰۰
۵-۴-۲- تحلیل ساختار با اکسید Low-k………..ا…………….۱۰۱
۵-۴-۳- تحلیل ساختار بامهندسی تابع کار……………………………………۱۰۱
۵-۴-۴- بررسی تاثیر ۱L و ۲L………………………….ا……………………۱۰۲
۵-۵) نتیجه گیری…………………………………….۱۰۳
۵-۶) پیشنهادات…………………………۱۰۳
منابع و ماخذ…………………………………………..۱۰۴

فهرست منابع لاتین…………………………….۱۰۴
چکیده انگلیسی………………………………………۱۰۸

چکیده:
در این پایان نامه اصول فیزیکی حاکم بر افزاره TFET و همچنین مشخصه های الکتریکی افزاره مورد بررسی قرار گرفته است. در فصل سوم آثار کانال کوتاه افزارهTFET با افزاره MOSFET مقایسه شـده است. یکی از چالش های اصلی درTFET ، بهیه سازی لحظه ای نسبتI0n/Ioff اس ت. در فصل چهـارم کارهایی که تاکنون برای افزایش نسبتI0n/Ioff انجام شده است مورد بررسی قـرار مـی گیـرد. در فـصلپنجم، چها ر ساختار بدیع برای کاهش جریان نشستی افزاره و افزایش نـسبتI0n/Ioff ارائـه شـده اسـت. ساختارهای پیشنهاد ی ب ا شب یه ساز افزارهDESSIS شبیه سازی شـده انـد. سـاختار اول،TFET تـکگیتی با اکسید گیت نامتقارن است که در مقایسه باTFET تک گیتی با اکسید گیـت متقـارن سـرعتکلیدزنی بالایی دارد. ساختار دومTFET دو گیتی با اکسید گیـت نامتقـارن اسـت کـه در مقایـسه بـاTFET تک گیتی با اکسید گ یت نامتقارن، جریان حالت روشن دو برابر دارد . ساختار سوم TFET تـکگیتی با اکسیدLow-k و ساختار چهارمTFET دو گیتی با اکسیدlow-k است کـه دارای مشخـصاتزیر آستانه قابل توجهی نسبت به TFET تک گیتی است.

مقدمه:
با پیشرفت فناوری، ابعاد افزاره MOSFET کاهش یافته و به رژیم نانومتر مقیاس شده است. هدف از مقیاس بندی بیش از حد افزاره ها، دست یابی به مداراتی است که توان مصرفی اندک، سرعت زیاد و چگالی افزاره بالایی دارند. لیکن با کاهش طول گیت آثار کانال کوتاه۱ (SCEs) پدیدار شده و مقیاس بندی افزاره را محدود می کند. آثار کانال کوتاه شامل افزایش جریان نشتی،کاهش سد پتانسیل القاء شده توسط درین۲ (DIBL)، سوراخ شدگی، اشباع سرعت و…. است که منشأ تمام آنها افزایش عرض ناحیه تخلیه در طرف درین است. در افزاره های MOSFET، آثار کانال کوتاه برای طول گیت های کمتر از ۱۰۰nm ظاهر شده و باعث می شود منحنی مشخصه خروجی افزاره ((ID-VDS حتی در ناحیه اشباع به مقدار ثابتی نرسد.
آثار کانال کوتاه موجب کاهش کارآیی افزاره می گردد، لذا نیاز به افزاره های جدید برای مقابله باSCEs روز به روز بیشتر احساس می شود. یکی از افزاره هایی که اخیراً مطرح شدهTFET می باشد. این افزارهبرای اولین بار توسط ” توشیو بابا۳ ” در سال ۱۹۹۲ پیشنهاد شد[ ۱ ]. با پیـشرفت فنـاوری و نیـاز بـهافزاره های با جریان نشتی کم برای کاربردهای توان پایین،TFET مورد توجه قرار گرفته است. تـاکنونکارهای متعددی بـرای بهینـه سـازی مشخـصاتTFET صـورت گرفتـه اسـت. ایـن افـزاره نـسبت بـهMOSFET، جریان نشت استاتیک کمتری دارد و در مقابل SCEsمقاومتر است.

نتیجه گیری
برای بهینه سازی نسبت Ion/Ioff در این پایان نامه چهار ساختار بدیع ارائه شده است. ساختارTFET با اکسید گیت نامتقارن جریان نشت تونل زنی را کاهش می دهد، زیرا افزایش ضخامت اکسید در خارج از پیوند تونل زنی اثرات میدان عمودی را در فصل مشترک درین/کانال کم می کند در نتیجه پهنای سد در فصل مشترک درین/کانال افزایش می یابد، بنابراین نشت تونل زنی کاهش یافته و Ioff کم می شود و باعث می شود نسبت Ion/Ioff بالا رود. راه کار پیشنهاد شده سبب می شود مشخصات زیرآستانه برای طول گیتهای کمتر از nm25 به طور قابل ملاحظه ای بهبود یابد و افزاره در آزمایش شکست زینری قرار نگیرد. ساختارTFET با اکسید Low-k جریان نشتی را کاهش می دهد. برای افزایش نسبت Ion/Ioff استفاده از دوگیت درطول کانال پیشنهاد شده است. در گیت نزدیک درین ازکسید Low-k استفاده شده است تا آثار میدان های لبه ای کاهش یابد و جریان نشتی کم شود. به منظور کاهش بیشتر Ioff و درعین حال حفظ Ion، به کمک مهندسی تابع کارروی گیت نزدیک سورس روش جدیدی پیشنهاد گردیده است. در ساختار پیشنهاد شده نسبت Ion/Ioff از مرتبه ۱۰۹ قابل دست یابی است این در حالی است که برای ترانزیستورهای MOSFET مشابه این نسبت در حدود ۱۰۵ است که نشان می دهد ساختار پیشنهاد شده دارای سرعت کلیدزنی مطلوبی است.

نحوه خرید

دانلود رایگان فایل
شما میتوانید تنها با یک کلید به راحتی فایل مورد نظر را دریافت کنید. 🙂

برای دسترسی به این فایل ابتدا باید اشتراک خریداری کنید. برای خرید اشتراک بر روی لینک زیر کلیک کنید.

ارتقاء عضویت

در صورت بروز هر گونه مشکل در روند خرید اینترنتی، بخش پشتیبانی کاربران آماده پاسخگویی به مشکلات و سوالات شما می باشد

راهنمای سایت

برخلاف سایت های دیگر که فایل ها را به صورت تکی می فروشند روال سایت ما این است که شما با عضویت در سایت ما میتوانید از تمام فایل های موجود استفاده کنید.

تمام مطالب سایت فقط برای اعضای سایت رایگان است.

نحوه عضویت در سایت

آخرین مطالب

مطالب مرتبط